FPGA note 3

整理一些Verilog學習資源

主要目標是必須在兩周內學會Verilog & Perl 到可讀可簡易改程式碼的程度。

次要的目標是1個月內梳理出自己的hackMD note 並可熟用XILINX Vivado

Verilog的完全先備條件是數位邏輯設計。

我根本忘光了所以我會印出用筆記在旁邊互補。

語法在前(接程式迫切) + Vivado (次要) + 延伸教材閱讀 (半年內)

HDLBits

自強基金會的課程綱要

1.FPGA 設計技術簡介及邏輯設計技術展望

2. FPGA 元件及架構介紹

3. FPGA設計流程開發工具

4. HDL硬體描述語言(Verilog)語法介紹

5. HDL 設計基本概念

6. HDL 描述組合邏輯(Combinatorial Logic)設計

7. HDL 描述序向邏輯(Sequential Logic)設計

8. 如何透過模擬及建立測試平台(testbench)來驗證設計 FPGA系統設計入門實作關鍵電路的設計

9. FPGA 組合邏輯基本輸出入(開關、按鍵與LED電路)

10. FPGA序向邏輯基本輸出入(開關、按鍵與LED電路)

11. 電路常用的計數器(Count), 及 移位暫存器(shift register)

12. 按鍵( Button)控制

13. 閃爍LED控制

14. 七段顯示器實習, 介紹多個七段顯示器的方法

7.5 Verilog FFT 设计 | 菜鸟教程

程式人雜誌 -- 2013 年 7 月號 (開放公益出版品)

Verilog HDL 教學講義

https://ithelp.ithome.com.tw/users/20107543/ironman/1492

[心得] verilog code 語法心分享

Testbench 介紹 - HackMD

Testbench - HackMD

数字集成电路静态时序分析基础

Graser映陽科技-產品新訊-OrCAD Capture 17.2 - Constraint Manager 在 SCH 輕鬆管理 PCB 走線設計規範

《Design of Analog CMOS Integrated Circuits》学习笔记 第2章：Basic MOS Device Physics

模擬電路時要看的SIPI大神英文版文章(應該可以問同事)

過分經典，危及工作offer時再看。

Cliff Cummings' Award-Winning Verilog & SystemVerilog Papers - many are included in Sunburst…

Static Timing Analysis for Nanometer Designs: A Practical Approach

IEEE Standards

CMOS VLSI Design: A Circuits and Systems Perspective

計算機結構也需略知一二

作業系統

計算機結構課程 - HackMD

UVM

UVM系統驗證基礎知識1（基於UVM的verilog驗證 ）

目前信仰的老師是 成功大學的Jserv / 金門大學的陳鍾誠/ 以及台達課程的雲科大蕭宇宏老師。

YT的天璇老師影片也稍有看幾篇，希望以後都認識的到各方大神以表感謝